Search
有志學習IC設計的同學們有福了!!! 😍😍Cadence為促進產學研之間的交流，已在台灣舉辦了多場IC設計軟體課程，今年由台灣半導體研究中心TSRI 籌辦的Cadence訓練課程即將在3月起開課囉!!!✍️✍️
內容從類比電路設計環境、類比電路模擬、及客製化電路佈局，到AWR設計及分析RF印刷電路板、三五族微波晶片、毫米波電子掃描主動陣列天線等豐富課程等你手刀報名 ~~🏃♀🏃
如何報名?🤔
1. 前往TSRI課程網站: http://fes.cic.org.tw/trs/onlineapply/init.action
2. 選擇報名梯次: 110年寒假Matlab及Cadence
3. 選擇課程110C124-A ~ 110C128-A
#新年學習計畫 #提升台灣的半導體的實力 #CadenceAcademicNetwork
異質晶片整合 半導體中心助攻台廠搶AI及智慧感測商機
2019/10/31 廣編企劃
評論
為推動科技產業升級，財團法人國家實驗研究院致力於推動國內科技人才培育及創新研發，近年除與學術界積極合作，提供平台解決方案以外，也積極協助產業界新創及新產品開發，希望作為學研與產業間的技術整合平台，以發揮高效的槓桿作用，創造共生共榮的各領域生態系。10月7日齊集台灣半導體研究中心、國家高速網路與計算中心、台灣儀器科技研究中心共同展出智慧領域技術成果，會中吸引廣大業界與學界共襄盛舉，希冀藉由這樣的機會，讓更多產學研界能認識國研院在研發平台服務所做的努力，並見證近年國研院引領的技術革新。
5G及物聯網時代來臨，從工業領域的自動化生產機台，到3C消費領域的穿戴式裝置，都須要核心的晶片模組；然而不同的應用，也有不同的晶片設計須求，規格可說是千萬種。對於想要搶攻物聯網商機的大小企業和新創廠商來說，最大的挑戰就在於是否擁有晶片自主能量。例如研發工業用機器手臂的製造商，若能快速取得性能優異且有效整合電源、感測、記憶等多項功能的晶片模組，就能降低成本、縮短開發時間、優先進入市場。又如穿戴裝置，內部各自獨立的處理器、感測器、電路IC等，若能充分整合成更有效率的晶片單元，就能縮小穿戴裝置的體積，提高運作效能。
異質整合研發有成 助攻國內產學界搶物聯網商機
國研院旗下的台灣半導體研究中心，在「產業趨勢論壇暨國研院智慧領域」的活動發表歷經了多年研發，在「異質晶片整合」技術取得重大進展。不論是工業用大電流的電路IP晶片組、或是低耗電物聯網裝置的智慧感測晶片、甚至連深度學習、機器學習所需的AI運算晶片，產學界都能運用台灣半導體研究中心所開發出的異質晶片整合平台，來降低開發門檻，讓業者沒有後顧之憂，全力衝刺市場。
半導體研究中心副主任莊英宗指出，半導體產業目前最熱門的趨勢是如何將不同材料整合為元件；這主要是因應物聯網時代包括電競、智慧家庭、無人載具、智慧城市等各種裝置，都有「異質運算核心」的需求。例如穿戴裝置愈來愈強調各種各樣的「感測」及「邊緣運算」，因此必須整合類比感測晶片與數位運算晶片；又如電路IP日益複雜，也須整合節能、電流、感測等多樣功能。
物聯網應用百花齊放 自主晶片能量才能搶得先機
莊英宗表示，「『物聯網』喊了很多年，過去未能大規模地實現，原因之一就是必須達成異質晶片的整合，才能降低物聯網裝置的開發成本及時程。」有別於過去的通用型晶片，未來AI、物聯網應用百花齊放，開發各式創新應用的小型企業，更須要的是符合自身需求的客製化晶片，然而學術單位或企業缺乏基礎研究與產品整合的驗證環境，自主開發晶片可說難上加難。這也是為什麼台灣半導體研究中心耗費五、六年的時間，研發出不同應用領域的異質晶片整合平台，來滿足產學界即將爆發的需求。
以智慧感測晶片為例，原本感測單元、電路單元、記憶體單元、以及處理單元各自獨立，全都放入穿戴裝置內，將導致體積過大，不符實用。半導體中心提供的異質整合設計架構，可將所有單元有效整合，並已有成功設計案例；換言之，智慧手錶、生醫穿戴裝置、AR/VR裝置的開發廠商，只要採用這個異質整合架構，再加上自己的創意，就能快速開發出自有晶片。這也符合時下正夯的客製化ASIC(特殊應用積體電路)晶片概念。
從穿戴裝置到無人工廠 晶片整合需求大不同
過去行動通訊主要鎖定消費端，不過未來物聯網的創新應用，有很大一部分將在工業領域實現，例如工廠自動化、工業4.0等等。因此除了低功耗、小電流的穿戴裝置，台灣半導體研究中心也研發出大電流、高電壓所需的異質晶片設計平台，可廣泛應用於機器手臂、CNC自動生產機台、晶圓定位平台、甚至無人工廠等等工業場景。這對於擅長製造業的台灣而言，可說是既充滿商機又能實現產業的轉型升級。
舉例來說，工業馬達內部的構造主要包括電源管理晶片、控制器、驅動IC等等；在以往，馬達的電源控制只須要兩條線，一進一出，但如今愈新型的馬達，效率愈高，所需接收的訊號也更為多元，勢必須要更複雜的控制電路；另一方面，節能的要求與日俱增，也必須在電源IC週邊加裝更多顆IC來符合綠能安規、進行斷路保護等。此外，生產線上的無人檢測、品管、預防性維修等，都會用到感測系統，更增添業者在整合上的難度，此時就很適合運用半導體中心的工業用異質晶片整合架構來進行突破。
自主微感測系統晶片 是台灣創新的關鍵
台灣半導體研究中心謝嘉民副主任表示，台灣發展IoT相關創新，自主微感測系統晶片是重大關鍵，它必須能涵蓋光、機感測器以及電路IP等不同屬性的IC及元件；不過因為前期研發投資大、驗證周期長，且應用情境太廣泛，一般廠商跨入不易。謝嘉民指出台灣半導體研究中心的異質系統整合平台，台灣半導體研究中心的異質系統整合平台，有兩大特色：一是盡量減少傳統的封裝，在IC層面進行整合；二是結合不同材料，將新式的感測用類比IC，建立國內產學研領域的系統級封裝研究生態圈，如提供微機電(MEMS)、感測器(Sensor)的半導體製造技術，並結合2.5D/3D先進超薄化封裝技術的驗證製造環境，以發展人體感測、工業訊號感測、甚至光達(LiDar)感測等應用，協助學界優秀的研究重果與業界生產技術接軌，提供國內發展微型化、行動裝置與物聯網相關解決方案。
在成果發表的同一天，半導體中心也開放AI系統開發實驗室，供論壇與會者參觀。物聯網時代著重資料的運算分析，AI已成為不可或缺的解決方案；然而許多學術單位和新創公司，比較擅長軟體面，例如機器學習、深度學習等演算法或模型的開發；對於運算IC的硬體設計較為陌生。有鑑於此，半導體中心的AI系統開發架構也提供產學界使用，資源不足的小型單位，也可輕鬆發展出AI SoC(人工智慧系統單晶片)解決方案。
半導體中心設計服務組蔡維昌組長補充，半導體中心提供的AI SoC設計平台，主要有兩大特點，一是提供客製化解決方案，可設計不同的應用需求的系統晶片，不必侷限市面上現成的通用AI SoC晶片；二是將AI SoC所需的的矽智產(IP)備妥並整合成晶片系統，學界或新創只須專注AI加速電路，大大簡化IC硬體的開發過程。
舉例來說，大學實驗室在開發手機人臉辨識的AI模型或演算法時，需要IC硬體來進行運算，不過手機的人臉辨識解鎖，講求快速、低功耗等特性，所需的加速電路必須客製化，市面上的通用AI晶片無法滿足需求，加上設計一顆AI SoC需包括CPU、記憶體、輸入輸出週邊元件、匯流排、加速電路等各項元件等，而實驗室師生又沒有足夠的資源自行開發整顆AI SoC晶片，便形成研發瓶頸。
此時半導體中心不僅提供AI SoC設計平台，還有相關的EDA設計軟體和訓練課程，AI開發者只要專注不同推論的加速電路設計，將之套用於設計平台，即可完成AI系統單晶片的開發。也就是說，學校實驗室或新創，透過這個設計平台，能夠快速驗證AI構想，縮短開發時程。除了手機之外，包括穿戴裝置的即時翻譯、生醫檢測儀等，都有低功耗、快速產出的特性，也很適合採用半導體中心的AI SoC設計平台。
發揮槓桿作用 促進產學整合 創造台灣科技業契機
莊英宗指出，「台灣半導體研究中心將自己定位為『新元件』、『新整合』、『新應用』的創意基地，努力解決產業界及學術界所面臨的問題。」藉由提供前瞻異質整合的共通平台，讓業者能輕易利用晶片設計環境、實作及封裝平台、取得客製化IP開發、驗證等各種服務。「我們的使命是發揮槓桿作用，將先進研發成果提供產業界及學術界運用，替台灣的科技業創造更多契機。」
附圖：對於想要搶攻5G及物聯網商機的大小企業和新創廠商來說，最大的挑戰就在於是否擁有晶片自主能量。
Photo Credit : 國研院
圖2
歷經多年研發，台灣半導體研究中心開發出的異質晶片整合平台，能針對感測類比晶片、運算數位晶片、電路IP進行高效能的整合。（Photo Credit : 國研院）
台灣半導體研究中心針對工業用電路IP系統進行異質整合。（Photo Credit : 國研院）
圖4
台灣半導體研究中心推出的AI SoC設計平台，讓學術界及新創業者，也能輕鬆開發出AI晶片。（Photo Credit : 國研院）
資料來源：https://www.inside.com.tw/article/17949-narlabs-tsri
請問有人參加過國研院台灣半導體研究中心的Cell-Based數位晶片設計與實作這門課程嗎？這個課程如果只會邏輯設計跟一點點的verilog，但沒修過學校vlsi ... ... <看更多>
有志學習IC設計的同學們有福了!!! Cadence為促進產學研之間的交流，已在台灣舉辦了多場IC設計軟體課程，今年由台灣半導體研究中心TSRI 籌辦的Cadence訓練課程即將 ... ... <看更多>
tsri課程 在 [請益] ICS推甄請益- 看板graduate - 批踢踢實業坊 的推薦與評價
各位學長姐好 小弟我今年9月底要準備推甄，研究方向想繼續往類比IC走，但因為大一大
二太頹廢導致在校成績不盡理想，且系上推到ICS組的相關資料偏少，所以才上來問問各
位前輩，以我這樣的經歷能夠上這幾所嗎? 真的不行的話台科二推有機會嗎?
原校： 高科大(原高應大) 系排約37%
考慮想推的系所
1 台科電子乙二
2 台科電機丁
3 北科電子丁
相關修課
1 類比積體電路設計實務
2 高等類比積體電路設計(成大旁聽)
3 半導體製程
4 高速數位系統設計與模擬驗證
5 佈局驗證命令檔與TCL設計實務
6 FPGA元件導論
7 數位晶片設計實作
8 OPAMP Design Techniques (TSRI)
9 Switched-Capacitor Circuit Design Techniques (TSRI)
10 OTA Design Techniques of Pipelined ADCs (TSRI)
11 晶片設計實作課程-Full-Custom晶片設計與實作 (TSRI)
專題
10bits 20MS/s Pipeline ADC (digital error correction) (pre-sim)
(ENOB:9.48bit SNDR:58.6dB Power:28.08mW )
相關競賽
2022 IC Contest Full Custom 特優
2022年第十八屆全國電子設計創意競賽暨學術研討會 亞軍
(具共模回授之全差動混合疊接捕償之雙級運算放大器設計)
第十六屆智慧生活科技研討會
(IC佈局備用接點檢測之TCL程式設計)
作品
有至TSRI自行設計且下線一顆two stage OTA 但要在明年3~4月才會回來
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.127.112.188 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/graduate/M.1663768594.A.E8B.html
... <看更多>